PAT-NO:

JP363124475A

DOCUMENT-IDENTIFIER: JP 63124475 A

TITLE:

SEMICONDUCTOR PHOTODETECTOR

PUBN-DATE:

May 27, 1988

INVENTOR-INFORMATION:

NAME

ISHIHARA, HISAHIRO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

NEC CORP

N/A

APPL-NO:

JP61271309

APPL-DATE: November 13, 1986

INT-CL (IPC): H01L031/10

US-CL-CURRENT: 257/184, 257/463

# ABSTRACT:

PURPOSE: To facilitate an assembly process and handling while positioning a

bonding pad onto a <u>semi-insulating substrate</u> adjacent to a light-receiving region and to obtain a photodetector displaying low capacitance, high

characteristics, by forming a pin-photodiode in a surface incident type.

CONSTITUTION: Si<SP>+</SP> ions are implanted into a specific region

in a semi-insulating InP substrate 1 and annealed to shape an n<SP>+</SP> region 2, and an <u>n-type inP buffer</u> layer 3, an n-type InGaAs optical absorption layer 4 and an <u>n-type InP</u> window layer 5 are laminated and grown on the w surface including the region 2. Carrier  $\underline{\textbf{concentration}}$  is brought previously 2× $10 \le P>15 \le P>0$  cm $P>3 \le P>0$  r less so that the layer 4 is depleted completely at a low bias at that time. Laminated films in a section in there is no region 2 are removed to expose the surface of the substrate 1, a p<SP>+</SP> type region 6 is diffused and shaped extending over the section of the layer 5 from the exposed surface of the surface of the substrate and one part is intruded into the region 4. The reverse side of a laminate is gotten rid of to expose one part of the region 6 and an n side electrode 8 is attached to the exposed partial region 6, and p side electrodes 7 are shaped in the regions 6.

COPYRIGHT: (C)1988,JPO&Japio

. . .

⑲ 日本国特許庁(JP)

⑩特許出願公開

<sup>®</sup>公開特許公報(A)

昭63-124475

@Int\_C1.4 H 01 L 31/10 識別記号

庁内整理番号 A-6819-5F 母公開 昭和63年(1988)5月27日

審査請求 未請求 発明の数 1 (全4頁)

②発明者 石原 久寛 ②出願人 B本質気体式会社

東京都港区芝5丁目33番1号 日本電気株式会社内

①出 願 人 日本電気株式会社 ②代 理 人 弁理士 内 原 晋

東京都港区芝5丁目33番1号

RR 4m d

発明の名称 半導体受光素子

### 特許請求の範囲

半絶線性半導体基板上の特定領域に光吸収層及 びウィンドウ層を含む第1の導電型を呈する低線度 半導体多層膜接近を有し、該半導体高板のうち領 の共変を発展であたる部分のうち領域の 表面近傍及びこれに隣接する表面の露出した半 導体基板の特定領域の表面近傍が第1の薄電型の高 濃度領域に、また前記半導体多層膜の特定領域及 びこれに隣接する表面の露出した半導体高板の特 定領域の表面近傍が迎の導電型の高速度領域に ではり、これら近いに逆の薄電型を呈する高 準度領域は互いに接していない事を特徴とする半 導体受光素子。

発明の詳細な説明 (産業上の利用分野) 本発明は、光通信や光情報処理等に於て用いられる半導体受光素子に関するものである。 (従来の技術)

近年化合物半導体受光菓子は、光通信或いは光 情報処理用の高感度受光器として活発に研究開発 並びに実用化が進められている。特にpinフォトダ イオード(以下pin-PDと記す)は、アパランシェフォ トダイオード(APD)に比べて内部電流利得を持たな い為、受信感度の点では若干劣るものの、APD 見られる種をアパランシェ立ち上かり時間と超 する利得番域種類(DB損)による番域の制限が無 い。従って菓子の番域は、キャリアの走行時間及 びCR時定数で決まり、20GHzを越す値が報告され ており、高速光信号検出器としてpin-PDが注目されている(エレクトロニクス・レターズ(Electrin) Lett)21巻,p262~263,1985年参照)。また低パイア スで使用する為、信頼性に便れ、集積化にも返し ている。

光通信用として注目を集めている光ファイバー の低損失帯域にあたる1.0~1.6μm帯被長域では、半 導体受光素子の材料としてInGaAsが広く用いられている。このInGaAs派pin-PDの高本構造の例を第3回に示す。(a)はメサ型裏面入射タイプ、(b)はプレーナ型表面入射タイプの例である。(a)のメサ型の場合は-InP高板ID上にn-InGaAs4を結鉱版し、大にZn等型を呈きせる不純物を熱鉱版した後、メサエッチングにより受光部以外のInGaAsを除去している。一方(b)のプレーナ型表面入射タイプの場合、π-InGaAs4に加え表面別結合損を抑える為のウィンドウ層としてn-InP5も選較成長した後選択熱拡散によりInGaAs4中にpn接合を設け、受光領域を形成している。

# (発明が解決しようとする問題点)

. . . .

ところで上述の二例では、入射光を栗子表面から取り入れる所間表面入射タイプにする為には、第3回(b)の様に受光部に隣接してボンディングパッド用のp\*領域を設ける必要があり、これは接合面積を大きくする為容量を増加させていた。

(8)

り、前記逆の導電型を呈する半導体基板高濃度領域が互いに接していない事を特徴とする。 (作用)

本発明は上述の構成をとる事により提来技術の 問題点を解決した。即ち本発明によるpin-PDは変 面入射タイプであるので、組み立て工程及び取り 扱いが容易にできる。且つボンディングパッド は一大気機域に開接した半純機性基板上に存在す る為接合容量に寄与しない。使って受先領域以外 に余分な接合容量が無く、低容量(即ち高速)特性を 有する。

### (実施例)

以下本発明の実施例について、図面を参照して 詳細に説明する。

第2関は本発明に依るpin-PDの製造方法の一例を 説明する為の、各工程に於ける素子斯面図の模式 図である。本実施例によればまず第2関(a)に示す様 に、半純株性InP高板1の特定領域にSi+のイオン社 入並びにアニール工程を施す事によりn+領域2を形 成する。続いて気相成長法によりn-InPパッファ また(a)図の様に裏面入射タイプとすると、受先 部p+領域の上にポンディングをすれば良い為余分 な容量は絵法できるものの、菓子の組み立て工程 が非常に煩雑となり取り扱いも面倒であった。

本発明の目的は、この様な従来の欠点を除去し 低容量(即ち高速)特性を有し且つ表面入射タイプで 取り扱いが簡単なpin-FDを提供する事にある。 (問題点を解決する為の手段)

前途の問題点を解決する為に本発明が提供する 半導体受光案子は、半絶縁性半導体态板上の特定 領域に光吸収層及びウィンドゥ用を含む第1の導電 型を呈する低濃度半導体多層酸構造を有する半導 体交光素子に於て、該半導体基板のうち向特定領域の表 体を用談下にあたる部分のうちの特定領域の表 が使力では、に開設する表面の最出した半導度 板の特定領域の表面近待が第11の時空領域の移定領域の 域に、また前記半導体少層域の特定領域の投 域に、また前記半導体少層域の特定領域の投 領域に、また前記半導体少層域の特定領域の投 に開設する表面の舞出し上半導体基板の定便域 の表面近待が逆の滞電型の高速度領域になってお

(4)

層(~1μm)3、n--InGaAs 光 吸 収 層(~1μm)4、n-InPウインドウ層(~0.5μm)5を連続成長する(同図 (b))。ここで光吸収層4は低パイアスで完全に空乏 化する様に、キャリア濃度が2×10<sup>15</sup>cm-<sup>5</sup>程度以下 に低濃度化されている。次に同図(c)に示す機に半 導体多層膜のうちn+型を呈する基板領域2上に位置 しない部分中の特定領域を除去し、半絶縁性InP基 板1を露出させる。然る後半導体多層膜のうちn+型 を呈する基板領域2上に位置する部分の一部を含む 特定領域、及びこれに隣接して表面を露出してい る半絶縁性InP基板Iの特定領域に、Znの選択熱拡 散によりp+領域6を形成する(同図(d))。この際拡散 時間の調節により、半導体多層膜(受光領域)での pn接合の位置が光吸収層4とウインドウ層5の界面 近傍の光吸収層4中に位置するものとする。その後 同図(e)に示す通りInP基板のうちn+型を呈する領域 2の一部表面が露出する様に、半導体多層膜の特定 領域を除去する。最後にパッシベーション膜9を形 成した後、InP基板のうちn+型及びp+型を呈する



## 特開昭63-124475(3)

領域部に各々電極7.8を形成して第1図第2図(f)に示 すような素子を得る。

本業子は表面入射タイプでありながらp,n電極 が、各々半絶縁性InP基板1中の特定領域に形成さ れたp+領域.p+領域上に形成されている為、受光領 城以外に余分な接合容量を持たない。併せて半絶 縁性基板を用いている為、FET等の他業子との集積 化にも流している。

### (発明の効果)

以上説明した様に、本発明によれば表面入射タ イプで組み立て工程や取り扱いが簡単で、日つ低 容量特性(即ち高速特性)に優れ、集積化に適した半 導体受光素子が得られる。

### 図面の簡単な説明

第1図は本発明の一実施例を示す半導体受光素子 の構造模式図、第2図は本発明による半導体受光素 子の製造方法の一例を説明する為の、各工程に於 ける素子断面構造の模式図、第3図は従来例を示す 半導体受光素子の断面構造模式図である。

図に於て、1半絶縁性InP基板、2はn+領域、3は n--InP、4はn--InGaAs、5はn-InP、6はp+領域、 7はp側電板、8はn側電極、9はパッシベーション 膜、10はn+-InP基板を各々示す。


代理人 弁理士 内原

(7)

- 1;半絶緑性InP基板
- n\*領域 3; m-InP
- 4; n inGaAs
- n-InP P<sup>+</sup>領域
- 7; P側電極 8; n側電極



第 2 図







(d)



#### 第 3 図

